Original document

AVALANCHE PHOTODIODE

Publication number: JP6061521 Publication date: 1994-03-04

Inventor:

KOBAYASHI MASAHIRO

SEP 0 1 2006

Applicant:

FUJITSU LTD

Classification:

- international:

H01L31/107; H01L31/102; (IPC1-7): H01L31/107

- european:


Application number: JP19920210122 19920806 Priority number(s): JP19920210122 19920806

View INPADOC patent family

Report a data error here

Abstract of JP6061521

PURPOSE:To obtain a reach-through SAM type avalanche photodiode-(APD) which is composed of a back incidence type compound semiconductor avalanche photodiode for a specific wavelength band. is suitable for mass-production, and has a fast received-light modulating speed and a high gain. CONSTITUTION: The photodiode has a compound semiconductor structure in which an n<->-type InP buffer layer 2 having a thickness of >=0.5mum and carrier concentration of <=5X10<15>cm<-3>, transition layer 3 composed of n<->-InGaPAs, n<->-InGaAs light absorbing layer 4, n<->-type InP avalanche area 6, and p<+>-type InP layer 7 are successively formed on an n<+>-type InP substrate 1. At the time of using the photodiode, light is made to incident to the photodiode from the substrate 1 side in a state where the end of a depletion laver having a p-n junction is made to reach the inside of the layer 2 by applying a reverse bias voltage across the substrate 1 and layer 7.



Data supplied from the esp@cenet database - Worldwide

	-
	,
	~
·	

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-61521

(43)公開日 平成6年(1994)3月4日

(51) Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 31/107

8422 - 4M

H01L 31/10

R

審査請求 未請求 請求項の数4(全 7 頁)

(21)出願番号

特顯平4-210122

(22)出願日

平成4年(1992)8月6日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 小林 正宏

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内


(74)代理人 弁理士 髙橋 敬四郎

(54) 【発明の名称】 アバランシェホトダイオード

(57)【要約】

【目的】 裏面光入射型の1.3~1.5μm帯用化合物半導体アパランシェホトダイオードに関し、量産性に適し、高い受信光変調速度と利得を有するリーチスルーSAM型APDを提供することを目的とする。

【構成】 n*型InP基板上に厚さ0.5μm以上、キャリア濃度5×10¹⁵cm⁻³以下のn⁻型InPパッファ層、その上にn⁻型InGaPAs組成遷移層、その上にn⁻型InGaAs光吸収層、その上にn⁻型InP層を積層した化合物半導体構造を有し、n*型InP層を積層した化合物半導体構造を有し、n*型InP基板およびp*型InP層間に逆方向パイアス電圧を印加して、p-n接合の空乏層端が前記パッファ層内部にまで達する状態で、前記基板側から光を入射させて用いる。



1

【特許請求の範囲】

【請求項1】 n⁺型InP基板(1)上に厚さ0.5 μm以上、キャリア濃度5×10¹⁵ c m⁻³以下のn⁻型 InPパッファ層(2)、その上にn⁻型InGaPA s組成遷移層(3)、その上にn⁻型InGaAs光吸 収層(4)、その上にn⁻型InPアパランシェ領域 (6)、その上にp⁺型InP層(7)を積層した化合物半導体構造を有し、n⁺型InP基板(1)およびp ⁺型InP層(7)間に逆方向パイアス電圧を印加して、p-n接合の空乏層端が前記パッファ層(2)内部 10 にまで達する状態で、前記基板(1)側から光を入射させて用いるアパランシェホトダイオード。

【請求項2】 前記組成遷移層(3)が、InPと格子整合した滑らかな傾斜状パンドギャップ分布を有する如く組成変化するか、または階段状に傾斜するパンドギャップ分布を有する如く組成変化する四元混晶層からなる請求項1記載のアパランシェホトダイオード。

【請求項3】 p⁺型InP基板(11)上に厚さ0. 5μm以上、キャリア濃度5×10¹⁶ c m⁻³以下のp⁻型InPまたはp⁻型InGaPAsまたはp⁻型Al GaInAsの組成遷移層(13)、その上にp⁻型InGa As/AlInAs超格子層アバランシェ領域(16)、その上にn⁺型InP層(17)を積層した化合物半導体構造を有し、p⁺型InP基板(11)および n⁺型InP層(17)間に逆方向バイアス電圧を印加して、p-n接合の空乏層端が前記バッファ層(12) 内部にまで達する状態で、前記基板(11)側から光を 入射させて用いるアバランシェホトダイオード。 30

【請求項4】 前記光吸収層と前記基板との間に、前記パッファ層と前記組成遷移層に代えて少なくとも光吸収層側で組成が徐々に変化し、基板側でキャリア濃度が5×10¹⁵ cm⁻³以下であり、光吸収端波長が1、3μm以下でInPに格子整合した半導体層を有する請求項1~3のいずれかに記載のアバランシェホトダイオード。【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はアバランシェホトダイオ ンプのードに関し、特に裏面光入射型の1.3~1.5μm帯 40 れる。 用化合物半導体アバランシェホトダイオードに関する。 【00

【0002】近年、光通信の高速化、長距離化、大容量 化に対する需要が一層高まってきた。次世代の情報ネットワークには受信光変調速度2.5Gbit/secの システムが計画されている。

【0003】このシステムにおいて、受光回路側に要求される特性は-30dBmより小さな最小受信レベル(受信感度)、60GHz以上の帯域幅であり、しかも光ファイバとの結合が容易な機能的構造と量産化可能な素子構造が求められている。

[0004]

【従来の技術】高感度の受光素子として、光電離したキャリアを増幅する機能を備えたアパランシェホトダイオード (APD) が知られている。

2

【0005】図2に、APDを用いた受光回路の例を示す。図2(A)はハイインピーダンス型受光回路を示し、図2(B)はトランスインピーダンス型受光回路を示す。図2(A)に示すハイインピーダンス型受光回路においては、APDと負荷抵抗R:が直列に接続され、相互接続点にオペアンプ等の増幅器(プリアンプ)Ampが接続されている。APDの寄生容量をCdとすると、ハイインピーダンス型受光回路の時定数はCd・R」となる。

【0006】図2(B)のトランスインピーダンス型受 光回路においては、APDの一方の電極にオペアンプ等 の増幅器Ampが接続され、増幅器Ampの出力端と入 力端の間にフィードバック抵抗Rfが接続されている。 トランスインピーダンス型受光回路の時定数は、Cd・ Rf′となる。

20 【0007】なお、Rf′はフィードバック抵抗Rfを 増幅器Ampのゲインで除算した数である。したがっ て、トランスインピーダンス型受光回路は、ハイインピーダンス型受光回路よりも時定数を低くできる利点がある。

【0008】ハイインピーダンス型にしてもトランスインピーダンス型にしても、Rt やRfを大きく設計することにより、熱雑音の低減、すなわちプリアンプ入力換算雑音の改善ができる。一方、回路帯域は、少なくともビットレートの70%程度(2.5Gb/sシステムであれば、約1.7GHz)に保持する必要がある。したがって、低容量なAPDが必要となる。

【0009】APDの低雑音化は、光吸収領域と増幅領域を分離し(SAM型)、かつ光吸収領域でも電界加速を行なうリーチスルーSAM型APDの採用と、増倍領域でイオン化率の高いキャリアを注入するため、光吸収領域の導電型を適切に選択すること(該領域の少数キャリアが増倍領域へ注入される)等によって達成される。トランスインピーダンス型の受光回路において、プリアンプの低雑音化は、帰還抵抗Rfを大きくすると達成される

【0010】一方、広帯域化は、利得・周波数積を高めることで得られる。遮断周波数は応答速度、つまりCR時定数、走行時間および増倍時間で基本的に決まる。この場合、低雑音化のためにRfを大きくするので、CR時定数を小さくするには、(Cd+CrA)を極力小さくしなければならない。ここでCrAはプリアンプの寄生容量である。

【0011】走行時間、増倍時間の短縮は、上記リーチスルーSAM構造の採用と適切な光吸収層の導電型選択 50 によって実用化水準まで達している。表面入射型とする .3

と、ボンディングパッドによる寄生容量が大きくなり、 低容量化のためには、裏面入射型構造を採用することが 不可欠である。裏面入射型とすると、表面電極で内部反 射した光を再び光吸収層で吸収できるので、光吸収層は 薄くても良い。しかし、単に光吸収層を薄くすると、p n接合の接合容量が増大してしまう。

【0012】これを避けるためには、(1). n⁺型I n P 基板上に n 型 I n P パッファ層、n⁻型 I n G a A s 光吸収層、n 型 I n P 層を積層する構成とし、n⁻型 光吸収層の厚さを約2.5 μmとする構造と、(2). 10 n⁺型 I n P 基板上に n型 I n P パッファ層、n⁻型 I n P 低濃度層、n⁻型 I n G a A s 光吸収層、n型 I n P 個濃度層とn⁻型 I n G a A s 光吸収層の合計の厚さを約2.5 μmとする構造が考えられる。

【0013】しかし、(1)の構造によれば、InGaAs光吸収層の基板側での光吸収により生成されたキャリアのうち、移動度の遅い正孔の走行時間による制限により遮断周波数 fc は低くなる。

【0014】また、(2)の構造によれば、走行時間に 20 よる制限は避けられるが、InGaAs光吸収層とn⁻型InP低濃度層との間のヘテロ接合により電子トラップが生じ、応答速度が遅くなる。

【0015】そこで、空乏層幅を1、5μm程度とし、接合容量の増大は接合面積の減少で防止し、接合面積の減少による光軸合わせの困難さを基板裏面をマイクロレンズ化することによって解決する構造が提案されている。

[0016]

【発明が解決しようとする課題】以上の工夫によってア パランシェホトダイオードの寄生容量 C d は極力小さく できるが、基板のマイクロレンズ加工は工程上の問題が あって量産化には適さない。

【0017】本発明の目的は、量産性に適し、高い受信 光変調速度と利得を有するリーチスルーSAM型APD を提供することである。

[0018]

【課題を解決するための手段】本発明のアバランシェホトダイオードは、n*型InP基板上に厚さ0.5μm以上、キャリア濃度5×10¹⁵cm⁻³以下のn⁻型In 40 Pバッファ層、その上にn⁻型InGaPAs組成遷移層、その上にn⁻型InGaAs光吸収層、その上にn⁻型InPアバランシェ領域、その上にp⁺型InP層を積層した化合物半導体構造を有し、n⁺型InP基板およびp⁺型InP層間に逆方向パイアス電圧を印加して、p-n接合の空乏層端が前記パッファ層内部にまで達する状態で、前記基板側から光を入射させて用いる。

【0019】特に、前記組成遷移層がInPと格子整合 バッファ層2、組成遷移層3、光吸した滑らかな傾斜状パンドギャップ分布を有するように エ領域6がこの順序で積層され、その組成変化するか、または階段状に傾斜するパンドギャッ 50 7が配置された構造を有するとする。

プ分布を有するように組成変化する四元混晶からなることが望ましい。

【0020】また、本発明のアパランシェホトダイオードは、p⁺型InP基板上に厚さ0.5μm以上、キャリア濃度5×10¹⁵ cm⁻³以下のp⁻型InPまたはp⁻型AlInAsパッファ層、その上にp⁻型InGaPAsまたはp⁻型AlGaInAsの組成遷移層、その上にp⁻型InGaAs光吸収層、その上にp⁻型InGaAs光吸収層、その上にp⁻型InP層を積層した化合物半導体構造を有し、p⁺型InP層を積層した化合物半導体構造を有し、p⁺型InP基板およびn⁺型InP層の間に逆方向パイアス電圧を印加して、p-n接合の空乏層端が前記パッファ層内部にまで達する状態で、前記基板側から光を入射させて用いる。

[0021]

【作用】光入射面から光吸収層に達するまでの層は、入射光に対して透明であることが望ましい。したがって、 光吸収層との間にヘテロ接合が形成され、パンド不連続が生じる。このパンド不連続が形成する電位障壁は、増倍された信号キャリアに対する障壁として作用する。

【0022】光透明層の不純物濃度が高ければ、電位障壁の幅は狭くなり、キャリアはトンネルで通過することもできるが、容量を減少させるために不純物濃度を低く設定すると、電位障壁によってキャリアの通過は阻害される。この現象を図3を用いて説明する。

【0023】光吸収層4は、入射光を吸収するために比較的狭いパンドギャップを有する。基板1およびパッファ層2は入射光を透過させるために広いパンドギャップを有する。パッファ層2と光吸収層4を直接へテロ接合させると、その間にパンド不連続ΔEc およびΔEv が形成される。

【0024】アパランシェ領域6で増倍された電子は、電位勾配に従って光吸収層4に戻り、さらに基板1側に向かう時にパッファ層2の形成する電位障壁 Δ Ecによってその通過を阻害されてしまう。

【0025】光吸収層4とパッファ層2の間に組成遷移層を設けることにより、電位障壁は平滑化され、パイアス電界によって傾斜されるため、実質的に電位障壁を消滅させることができる。

0 【0026】なお、n型基板を用いる場合を説明したが、p型基板を用いる場合も導電型が逆転するだけで組成遷移層の役割は同様である。

[0027]

【実施例】図1は、本発明の実施例によるアバランシェホトダイオードの動作を説明するための図である。図1 (A)は、APDの動作時におけるパイアス電界分布を示す。APDは、第1導電型の基板1の上に同導電型のパッファ層2、組成遷移層3、光吸収層4、アバランシェ領域6がこの順序で積層され、その上に反対導電型層7が配置された構造を有するとする。

5

【0028】p-n接合を挟むアパランシェ領域6の電 界強度は1×10⁵ V/c m以上、ピーク値で5~6× 105 V/cmとなっている。一方、光吸収層4、組成 遷移層 3、パッファ層 2 の電界強度は 1×10 V/c m以下になるようにドーピング濃度および厚みの調整が 行なわれており、これらの領域ではアバランシェ増倍は 実質的に発生しない。

【0029】図1 (B) は、組成遷移層3の組成変化が 滑らかに傾斜している場合のAPD動作時の各領域エネ ルギバンド構造を示す。アパランシェ領域がn型層であ る場合、アパランシェ増倍されて光吸収層4に注入され た電子は、組成遷移層3の滑らかなパンド傾斜に助けら れて効率よくパッファ層2に注入され、基板1を経て増 倍信号として外部に取出される。この効果は、図1 (C) に示した階段状組成変化をする組成遷移層3を用 いた場合も、階段状組成変化量が余り大きくない場合、 ほとんど変わらない。

【0030】ところが、組成遷移層3を用いない参考例 においては、図3に示すように、バッファ層2と光吸収 層4の界面に存在するヘテロ接合が注入電子に対して高 20 さΔEc のパリアを形成する。

【0031】このため、一部の電子はこのバリアで円滑 な通過を妨げられて遅い信号成分となる。すなわち、A PDの髙周波利得が低下する。アバランシェ領域が p型 層である場合も基本的には同じ現象が生ずる。

【0032】本構成では、前記したように光吸収層4、 組成遷移層3、パッファ層2にアパランシェ増倍が生じ ない範囲で注入キャリアが加速されるような電界を印加 する。このため、キャリア走行速度が高まり、遮断周波 数の向上につながる。

【0033】以下、具体的実施例に基づいてより詳しく 述べる。図4は、本発明の実施例によるInP/InG aAs裏面光入射リーチスルーSAM型APDの構成を 示す横断面図の一部である。図において、1はn+型I nP基板、2はn-型InPパッファ層、3はn-型I nr Gai-r Py Asi-y 組成遷移層、4はn 型In 0.53 G a o . 47 A s 光吸収層、 5 は n型 I n o . 74 G a o . 26 Po.4 Aso.6 中間層、6はn-型InPアパランシェ 領域、7はp*型InP層、8はガードリング、9はn - 型InP層、10はn側電極、21はp側電極、22 は反射防止膜、23は表面保護膜である。

【0034】このような積層構造型化合物半導体は、L PE法やMOCVD法、あるいはMBE法を用いた層状 堆積、選択拡散等によって形成することができる。ま た、成長層表面側には電極接触ポートを除いて表面保護 膜23が、また光入射する裏面には光入射ポートに反射 防止膜22が形成されている。

【0035】アパランシェ増倍を抑えつつ、走行キャリ アにドリフト効果を与えるために、n-型InPパッフ アバランシェ領域6より約一桁低い値に設定されてい

【0036】両者の中間のn-型ln. Gai-. P, A S1-7 組成遷移層3、n 型Ino.53 Gao.47 As光吸 収層4、およびn型Ino.74Gao.26Po.4 Aso.6 中 間層5のキャリア濃度は1~5×1015cm-3の値に設 定されており、図1 (A) で示したように、これら領域 に1×105 V/cm以下の電界が形成される。

【0037】 n型 I no.74 G ao.26 Po.4 A So.6 中間 層5は、基本的にはなくても機能するが、光吸収層で生 成した正孔がアパランシェ領域に注入される際のヘテロ 障壁を緩和し、正孔の高速な移動を助けるたるめには重 要である。

【0038】バッファ層2、組成遷移層3、光吸収層 4、中間層 5 を含めた厚みは 2 μm以上、このうち光吸 収層4の厚みは約1.5 μmである。また、これらの層 を通してキャリア濃度と厚みの積、いわゆるN・1積が 1. 1×10¹² c m⁻²以下であるように設計すること が、上述の特性を得るために重要である。

【0039】n-型Inx Gai-x P, Asi-, 組成遷 移層3は、いわゆるグレーデッドへテロ領域を構成し、 組成はパッファ層 2 に接する領域のx=y=1 (In P) から光吸収層4に接する領域のx=0.53、y= 0 (Ino. 53 Gao. 47 As) まで In Pに格子整合する よう変化する。

【0040】この時、

y = (0. 4 x - 0. 22) / (0. 2 - 0. 02 x)の関係が成り立つ。

【0041】この結果、pn接合面積を小さくしなくて も1.3~1.6μm帯で最小受信レベルが-35dB m以下(受信光変調速度2.5Gb/s)の高感度を得 ることができる。また、増幅率も50以上、量子効率8 0%以上、帯域幅60GH2以上のAPDホトダイオー ドが得られる。

【0042】図5は、本発明の別の実施例であるAPD の構成断面図を示す。本実施例は、アパランシェ領域1 6がp⁻型(InGaAs/AlInAs)の超格子構 造となっている。

【0043】図において、11はp*型InP基板、1 40 2はp⁻型Alo.47 Ino.53 Asパッファ層、13はp 「型Gao.47 I no.53 A s からA lo.47 I no.53 A s へ、パンドギャップとしてはEg=0.75eVからE g=1.5eVへ変化する組成遷移層、14はp-型I no. 53 Gao. 47 As 光吸収層、16はp 型 (In Ga As/AlInAs) 超格子アパランシェ領域、17は n⁺型InP層、18はガードリング、19はp⁻型I nP層、20はp側電極、21はn側電極、22は反射 防止膜、23は表面保護膜である。

【0044】超格子アパランシェ層では、電子のイオン ァ層 2 のキャリア濃度は約 1 0^{15} c m^{-3} と、n Δ 1 n P 50 化率 α が正孔のイオン化率 β を大きく凌ぐので、低雑音 7

化のため、光吸収層14で発生したキャリアのうち、電子を注入する。したがって、前記実施例の場合とp、nの導電型が反転している。

【0045】また、本実施例では、前実施例の場合と異なり、光吸収層14とアパランシェ領域16の間に中間層は設けず、パッファ層12をInPよりパンドギャップの広いAlInAsで構成している。

【0046】この層は、光学的には入射光に対してウインドウ効果を示せばよいので、必ずしもInPより広いパンドギャップを有する必要はない。すなわち、InP 10でもAlInAsでも同様の結果が得られる。

【0.047】 p^- 型(A1r Ga1-r)0.47 In0.53 A s 組成遷移層 1.3 は 0.5 μ mの厚みを有し、0.1 μ mの厚さを単位として組成を階段状に変化させてある。 このようにしても、滑らかに組成傾斜した場合と同様、正孔の通過障害となる電子障壁の形成を防止できる。組成遷移層を InGaPAs で形成することもできる。

【0048】なお、組成遷移層13を用いず、バッファ層12の上に光吸収層14を直接形成した場合は、正孔の移動がヘテロバリア層によって阻止されるため、高速 20 応答性は大きく劣化する。

【0049】また、上述の実施例において、バッファ層と組成遷移層を合体させた構成とすることも可能である。たとえば、図2の構成において、バッファ層2と組成遷移層3の代わりに、基板1側から光吸収層4側に向って組成がInPからInGaAsに徐々に変化するInGaAsP組成勾配層を用いてもよい。ただし、この組成勾配層はInP基板に格子整合させる。

【0050】また、この組成勾配層を光吸収層側では I n G a A s h o h

【0051】以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。たとえば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

[0052]

【発明の効果】以上説明したように、本発明によれば、 p-n接合面積を小さくしなくても、光吸収層、組成遷 移層およびバッファ層のキャリア濃度、厚みの適切な選択によってAPD動作時に大きなキャリアドリフト効果がもたらされる。

【0053】さらに、組成遷移層の挿入によって、ドリフトキャリアのバリア層へのトラップが抑制されて高速走行性が保持され、利得が高まる。この結果、基板をマイクロレンズ加工する等の煩雑な工程を避けることができ、量産性の優れた高性能APDを得ることができる。

【図面の簡単な説明】

- 10 【図1】本発明の実施例の動作を説明するための図である。
 - 【図2】APD受光回路の例を示す回路図である。
 - 【図3】参考例によるAPD構造を示す断面図である。
 - 【図4】実施例による裏面光入射リーチスルーSAM型 APDの構成を示す断面図である。

【図5】別の実施例によるAPDの構成を示す断面図である。


【符号の説明】

- 1 n⁺型InP基板
- 0 2 n⁻型InPパッファ層
 - 3 n⁻型In₁Ga₁₋₁P_yAs_{1-y}組成遷移層
 - 4 n 型 I no. 53 G ao. 47 A s 光吸収層
 - 5 n型Ino.74 Gao.26 Po.4 A So.6 中間層
 - 6 n⁻型InPアパランシェ領域
 - 7 p⁺型InP層
 - 8、18 ガードリング
 - 9 n-型InP層
 - 10、20 基板側電極
 - 11 p⁺型InP基板
- 0 12 p⁻型AlInAsパッファ層
 - 13 p⁻型(AIGa) InAs組成遷移層
 - 14 p⁻型InGaAs光吸収層
 - 16 p⁻型 (InGaAs/AlInAs) 超格子ア パランシェ領域
 - 17 n⁺型InP層
 - 19 p⁻型InP層
 - 21 拡散層電極
 - 22 反射防止膜
 - 23 表面保護膜

【図1】


動作説明図

(A) 各領域の債倚電界分布



【図3】


参考例(遷移層なし)





【図2】

受光回路

(A) ハイインピーダンス型








【図4】

実施例




- 1:n+-InP基板
- 2:n--InPパッファ暦
- 3:n--IoxGal-zPyAs1-y組成過移層 4:n--IoxSGal-zPyAs1-y組成過移層
- 5:nーIne.y4Gte.ss Pa.4Ase.s中間層 6:nーInPアパランシェ領域

- ?:p+-InP盾
- 8:ガードリング 9:n=-InP層
- 10:0側電極
- 21:p側電極
- 22:反射防止膜 23:表面保護膜

[図5]

別の実施例



- 11:p+-[aP基板

- 11: P⁻ Al I a As パッファ層 12: p⁻ (Al Ga) I n As 組成遷移暦 14: p⁻ I n Ga As 光吸収層 16: p⁻ (In Ga As / Al I n As) 超格子アパランシェ領域
- 10:p (Inga, 17:n+-InP層 18:ポードリング 19:p--InP層 20:p側電機
- 21:0側電極
- 22:反射防止膜 23:表面保護膜

